


1.1 Na slici 1.1 prikazano je standardno TTL kolo sa parametrima čije su nominalne vrednosti: $V_{cc} = 5V$, $V_{\gamma} = 0,65V$, $V_{be} = V_{bc} = V_d = 0,7V$, $V_{bes} = 0,75V$, $V_{ces} = 0,1V$, $R_1 = 4K$, $R_2 = 1,6K$, $R_3 = 1K$ i $R_c = 130\Omega$.


Koeficijent strujnog pojačanja tranzistora u direktnom radnom režimu (aktivnom) je $20 \leq \beta \leq 50$ a u inverznom radnom režimu $\beta_r = 0,1$.

Za kolo odrediti-izračunati:

- prenosnu karakteristiku $U_Y = f(U_{A,B})$ i margine šuma
- maksimalan broj izlaznih priključaka -broj ulaza istovetnih kola koji se može pobuditi izlazom
- nominalne vrednosti vremena uspostavljanja logičkih nivoa t_{L-H} , t_{H-L} na izlazu Y ako je on samo kapacitivno opterećen sa $C_p = 100pF$



Slika 1.1:



Slika 1.2:

Rešenje:

- Nivou logičke nule na izlazu odgovara napon između kolektora i emitora tranzistora T_3 u zasićenju

$$U_Y(0) = V_{ces} = 0,1V. \quad (1.1)$$

Za određivanje nivoa logičke jedinice na izlazu razmotrimo stanje kada je makar na jednom ulazu nivo logičke nule. Tada tranzistor T_1 radi u zasićenju ($I_{c1} \ll \beta I_{b1}$) sa velikom baznom strujom

$$I_{b1} = \frac{V_{cc} - V_{bes} - V(0)}{R_1} = 1,04mA \quad (1.2)$$

i malom (zanemarljivom) kolektorskom strujom $I_{c1} = I_{c0}$ koja teče iz baze tranzistora T_2 koji ne vodi. Kako je I_{c0} reda nanoampera i manje, može se smatrati da je zbir emitorskih struja višeemitorskog tranzistora T_1 jednak baznoj struji tog tranzistora. Znači da je napon na kolektoru tranzistora T_1 , odnosno bazi tranzistora T_2

$$V_{b2} = V_{ul} + V_{ces} = 0,2V \quad (1.3)$$

što je nedovoljno za provođenje spoja baza-emitor tranzistora T_2 zbog čega je i tranzistor T_3 u neprovodnom stanju.


Pošto tranzistor T_2 ne vodi, baza tranzistora T_4 je preko otpornika R_2 vezana za izvor napajanja V_{cc} . Time tranzistor T_4 vodi i preko diode D na izlazu Y uspostavlja naponski nivo logičke jedinice:

$$U_Y(1) = V_{cc} - R_2 I_{b4} - V_{be4} - V_d \quad (1.4)$$

Ako je izlaz neopterećen ili je opterećen samo kapacitivno, posle uspostavljanja stacionarnog stanja napon logičke jedinice na izlazu je

$$U_Y(1) = V_{cc} - V_{\gamma T_4} - V_{\gamma D}; \quad V_Y(1) = V_{cc} - 2V_{\gamma} = 3,7V \quad (1.5)$$

Nivo logičke jedinice se neznatno razlikuje od predhodno izračunatog nivoa logičke jedinice i kada je izlaz opterećen sa N ulaza istih takvih kola. To je zbog toga što je za logičku jedinicu na ulazu struja ulaza logičkog kola jako mala. U slučaju kada je drugi ulaz na nivou logičke nule struja ulaza na kome je nivo logičke jedinice jednaka je struji inverzno polarisanog spoja baza-emitor I_{eo} .



Slika 1.3:

U drugom slučaju kada su oba ulaza na nivou logičke jedinice može se smatrati da tranzistor T_1 radi u inverznom radnom režimu jer je direktno polarisan njegov spoj baza-kolektor. Bazna struja tranzistora T_1 tada iznosi

$$I_{b1} = \frac{V_{cc} - V_{bc1} - 2V_{bes2,3}}{R_1} = 700\mu A \quad (1.6)$$

kada vode i tranzistori T_2 i T_3 u zasićenju, tako da je

$$V_{c1} = V_{b2} = V_{bes3} + V_{bes2} = 1,5V \quad (1.7)$$

S obzirom da ulazni tranzistor T_1 ima dva emitora, emitorska struja tranzistora T_4 je samo polovina struje $\beta_r I_{b1}$ (slika 1.2) tako da bazna struja ima vrednost

$$I_{b4} = \frac{I_{e4}}{1 + \beta} = \frac{I_{b1} \beta_r}{2(1 + \beta)} = 1\mu A \quad \text{za } \beta = 35 \quad (1.8)$$

Na slici 1.3 je prikazana ulazna karakteristika tranzistora odakle vidimo da za male struje,

$$I_{b4} = 1\mu A \Rightarrow I_{e4} = (1 + \beta) I_{b4} \approx 35\mu A, \quad (1.9)$$

napon između baze i emitora iznosi približno V_{γ} , (isto važi i za diodu) tako da izraz 1.4 postaje

uz zanemarivanje pada napona na otporniku R_2 .

Rastom ulaznog napona povećava se i napon na bazi T_2 koji zbog toga provede kada ulazni napon dostigne vrednost

$$V_1 = V_{\gamma 2} + V_{\gamma bc1} - V_{bes1} = 0,55V \quad (1.10)$$

što na prenosnoj karakteristici predstavlja apcisu prelomne tačke A . Tranzistor T_1 je u zasićenju pa se može pisati i alternativni izraz

$$V_1 = V_{\gamma 2} - V_{ces1} = 0,55V. \quad (1.11)$$

Kolektorska struja ovog tranzistora više nije I_{c0} već menja smer i predstavlja baznu struju tranzistora T_2 .

Za $V_{ul} > V_1$ tranzistor T_2 vodi a izlazni tranzistor T_3 je još uvek zakočen pa se na delu $A - B$ prenosne karakteristike za izlazni napon može pisati

$$\begin{aligned} V_{iz} &= V_{cc} - R_2 I_{e2} - 2V_{\gamma} \approx V_{cc} - R_2 I_{e2} - 2V_{\gamma} \\ &= V_{cc} - 2V_{\gamma} - R_2 \frac{V_{ul} + V_{bes1} - V_{bc1} - V_{be2}}{R_3} \end{aligned} \quad (1.12)$$

tako da izlazni napon linearno opada, sa nagibom $-R_2/R_3$, sa rastom ulaznog napona. Prelomna tačka B na prenosnoj karakteristici javlja se kada tranzistor T_3 počne da vodi. U trenutku kada se uključuje tranzistor T_3 napon na njegovoj bazi iznosi V_{γ} pa je tada

$$I_{e2} = V_{\gamma}/R_3 = 650\mu A \quad (1.13)$$

a izlazni napon ima vrednost

$$V_4 = V_{cc} - 2V_{\gamma} - R_2 I_{e2} = 5 - 1,3 - 1,6 \cdot 0,65 = 2,66V. \quad (1.14)$$

U trenutku uključivanja tranzistora T_3 , tranzistor T_2 radi u aktivnom režimu jer je

$$V_{ce2} = V_{cc} - R_2 I_{e2} - V_{\gamma 3} = 3,31V > V_{ces}. \quad (1.15)$$

Ulazni napon koji odgovara prelomnoj tački B sa prenosne karakteristike iznosi

$$V_2 = V(0)_{max} = V_{\gamma 3} + V_{be2} - V_{ces1} = 1,25V \quad (1.16)$$

Posle uključivanja tranzistora T_3 svi tranzistori u logičkom kolu su provodni jer T_4 još uvek vodi. U tački C izlazni tranzistor T_3 odlazi u zasićenje. Zbog većih struja sada je i T_2 u zasićenju a ulazni napon tada ima vrednost

$$V_3 = V(1)_{min} = V_{bes3} + V_{bes2} - V_{ces1} = 1,4V \quad (1.17)$$

Dalji rast ulaznog napona ne menja izlazni napon ali menja radni režim tranzistora T_1 . Na njegovom kolektoru napon je konstantan


$$V_{c1} = V_{bes3} + V_{bes2} = 1,5V \quad (1.18)$$

tako da za $1,5V < V_{ul} < 2,2V$ tranzistor radi u inverznom režimu zasićenja jer je napon na emitoru veći od napona na kolektoru i oba p-n spoja su direktno polarisana. Rastom ulaznog napona iznad $1,5V$ ulazna struja menja smer i teče u ulazni priključak. Za $V_{ul} > 2,2V$ tranzistor T_1 radi u inverznom aktivnom režimu. Margine šuma za logičku nulu i logičku jedinicu iznose

$$\begin{aligned} NM(0) &= V(0)_{max} - V(0) = 1,15V \\ NM(1) &= V(1) - V(1)_{min} = 2,3V \end{aligned} \quad (1.19)$$

Prenosna karakteristika kola data je na slici 1.4. **b)** Maksimalan broj izlaznih priključaka se određuje iz uslova zasićenja izlaznog tranzistora


$$I_{b3min} \geq \frac{I_{c3max}}{\beta_{min}} \quad (1.20)$$




Slika 1.4:

gde je

$$\begin{aligned} I_{c3} &= NI_{ul} = N \frac{V_{cc} - V_{bes1} - V(0)}{R_1} = 1,04 \times 10^{-3} N \\ I_{e2} &= I_{b2} + I_{c2} = \frac{V_{cc} - V_{bc1} - 2V_{bes}}{R_1} + \frac{V_{cc} - V_{ces2} - V_{bes3}}{R_2} = 4,85mA \\ I_{b3} &= I_{e2} - \frac{V_{bes3}}{R_3} = 4,85mA - 0,75mA = 4,1mA \end{aligned} \quad (1.21)$$



Slika 1.5:



Slika 1.6:

tako da se smenom u 1.20 dobija

$$N < 78,8 \text{ tj. } N_{max} = 78. \quad (1.22)$$

c) Ekvivalentno kolo punjenja kondenzatora na izlazu NI kola prikazano je na slici 1.5. Vremenska konstanta punjenja iznosi

$$\tau_r = C \frac{R_2}{1 + \beta} = 4,44ns \quad (1.23)$$

Kako se kondenzator puni na napon $V(1)$ sa početne vrednosti $V(0)$ za vreme uspostavljanja prednje ivice (vreme neophodno da napon od 10% dostigne 90% konačne amplitude) se dobija

$$\begin{aligned} T_{L-H} &= \tau_r \ln \frac{V(1) - U_{iz}(t_{10\%})}{V(1) - U_{iz}(t_{90\%})} \\ &= \tau_r \ln \frac{V(1) - (V(0) + 0,1[V(1) - V(0)])}{V(1) - (V(0) + 0,9[V(1) - V(0)])} = \tau_r \ln 9 \approx 2,2\tau_r = 9,76ns \end{aligned} \quad (1.24)$$

Logička nula se na izlazu kola uspostavlja zbog uključivanja tranzistora T_3 . Početni napon na kondenzatoru je visok

$$V_k = V_{ce3} = V(1) > V_{ces} \quad (1.25)$$

tako da pri pražnjenju kondenzatora tranzistor T_3 radi u aktivnom režimu sa kolektorskom strujom

$$I_{c3} = \beta I_{b3} = 143,5mA. \quad (1.26)$$

Iz izraza

$$V_{iz}(t) = V(1) - 0,1(V(1) - V(0)) - \frac{I_{c3}}{C}t \quad (1.27)$$

se za vreme uspostavljanja logičke nule na izlazu kola dobija

$$\begin{aligned} T_{H-L} &= \frac{[0,9V(1) + 0,1V(0) - [V(0) + 0,1(V(1) - V(0))]]C}{I_{c3}} \\ &= \frac{0,8(V(1) - V(0))C}{I_{c3}} = 2,01ns \end{aligned} \quad (1.28)$$

1.2 Ako se logičko kolo sa slike 1.7 nalazi u lancu istih takvih kola odrediti

a) probojni napon zener diode tako da margine šuma logičke nule i jedinice na ulazu budu identične


b) maksimalan broj izlaznih priključaka i

c) vreme uspostavljanja izlaznog napona kada se kolo pobuđuje impulsima amplitude $V(1) - V(0)$.

Poznato je: $V_{cc} = 15V$, $R_1 = 15K$, $R_2 = 3,3K$, $R_3 = 15K$, $R_4 = 4,7K$, $R = 10K$, $C = 100pF$, $U_{bes} = 0,8V$, $V_{be} = V_d = 0,7V$, $V_\gamma = 0,65V$, $V_{ces} = 0,2V$ i $\beta = 30$.

Rešenje:

a) Kada su oba ulaza kola na visokom naponskom nivou



Slika 1.7:

$$U_A = U_B = V(1) \quad (1.29)$$

diode D_1 i D_2 ne vode. Tranzistor T_2 tada radi u zasićenju tako da je izlaz na nivou logičke nule

$$V(0) = V_{ces2} + V_d = 0,9V. \quad (1.30)$$

Ako je na nekom od ulaza prisutan nizak naponski nivo, vodiće odgovarajuća ulazna dioda. Zbog niskog napona na bazi ne vodi tranzistor T_1 , samim tim ni tranzistor T_2 . Napon logičke jedinice

$$V(1) = [V_{cc} - V_{be3}] \frac{R}{R + \frac{R_3}{1+\beta}} = 13,64V \quad (1.31)$$

na izlazu kola definiše provodni tranzistor T_3 koji radi u aktivnom režimu

$$V_{ce3} = V_{cc} - V(1) = 1,36V > V_{ces} \quad (1.32)$$

Bazna struja tranzistora T_1 , kada on vodi, pravi pad napona na otporniku R_1 tako da je kolektorski spoj inverzno polarisan, odnosno tranzistor je u aktivnom režimu rada, pa se za marginu šuma logičke jedinice na ulazu dobija


$$NM(1) = V(1) - V(1)_{min} = V(1) - (V_{bes2} + V_Z + V_{be1} - V_{\gamma d}) = 12,79 - V_Z \quad (1.33)$$

Margina šuma za logičku nulu na ulazu iznosi

$$NM(0) = V(0)_{max} - V(0) = (V_{\gamma 2} + V_Z + V_{be1} - V_d) - V(0) = V_Z - 0,25V \quad (1.34)$$

Izjednačavanjem margina se dobija

$$NM(0) = NM(1) \iff 12,79 - V_Z = V_Z - 0,25 \Rightarrow V_Z = 6,52V \quad (1.35)$$



Slika 1.8:

b) Maksimalan broj izlaznih priključaka se određuje iz uslova da tranzistor T_2 radi u zasićenju. Prema slici 1.8 je

$$I_{e1} = (1 + \beta)I_{b1} = \frac{V_{cc} - V_{be1} - V_Z - V_{bes2}}{R_1 + (1 + \beta)R_2} (1 + \beta) = 1,83mA \quad (1.36)$$

$$I_{b2} = I_{e1} - \frac{V_{bes2}}{R_4} = 1,66mA \quad (1.37)$$

$$I_{c2} = NI_{ul} + \frac{V_{cc} - V_{ces2}}{R_3} - \frac{V_{ces2} + V_d}{R} \quad (1.38)$$

gde je

$$I_{ul} = \frac{V_{cc} - 2V_d - V_{ces}}{R_1 + R_2} = 0,73mA \quad (1.39)$$

Iz uslova zasićenja tranzistora


$$\beta I_{b2} \geq I_{c2} \quad (1.40)$$

se dobija


$$N \leq \frac{\beta I_{b2}}{I_{ul}} + \frac{V_{ces} + V_d}{RI_{ul}} - \frac{V_{cc} - V_{ces}}{R_3 I_{ul}} = 66,99 \Rightarrow N_{max} = 66 \quad (1.41)$$

c) Pri uspostavljanju logičke jedinice na izlazu kola kondenzator se puni emitorskom strujom provodnog tranzistora T_3 sa vremenskom konstantom

$$\tau_1 = CR_{ek} = C \frac{R_3}{R + \frac{R_3}{1 + \beta}} = 46,15ns \quad (1.42)$$



Slika 1.9:



Slika 1.10:

Pošto se kondenzator puni na napon logičke jedinice $V(1)$ sa početne vrednosti $V(0)$ za vreme uspostavljanja (vreme neophodno da napon od 10% dostigne 90% konačne amplitude) se dobija

$$\begin{aligned} T_{L-H} &= T_{0,9} - T_{0,1} = \tau_1 \ln \frac{V(1) - U_{iz}(t_{10\%})}{V(1) - U_{iz}(t_{90\%})} \\ &= \tau_1 \ln \frac{V(1) - V(0) - 0,1[V(1) - V(0)]}{V(1) - V(0) - 0,9[V(1) - V(0)]} \\ &= \tau_1 \ln 9 \approx 2,2\tau_1 = 46,86ns \end{aligned} \quad (1.43)$$

Kondenzator se prazni sa vrednosti $V(1)$ na vrednost $V(0)$ preko diode D_3 i tranzistora T_2 koji tada radi u aktivnom režimu. Ekvivalentno kolo pražnjenja je dato na slici 1.9, gde je

$$V_{ek} = \frac{R}{R + R_3} (V_{cc} + V_d) = 6,28V \quad (1.44)$$

$$R_{ek} = \frac{RR_3}{R + R_3} = 6K \quad (1.45)$$

$$I_{b2} = I_{e1} - \frac{V_{be2}}{R_4} = 1,83 - \frac{0,7}{4,7} = 1,68mA \quad (1.46)$$

$$I_{c2} = \beta I_{b2} = 50,4mA \quad (1.47)$$

Sa slike 1.9 vidimo da je

$$U_{iz}(\infty) = V_{ek} - R_{ek}I_{c2} = -296,12V \quad (1.48)$$


pa se za vreme opadanja dobija

$$T_{H-L} = CR_{ek} \ln \frac{U_{iz}(\infty) - U_{iz}(90\%)}{U_{iz}(\infty) - U_{iz}(10\%)} = 20,16ns \quad (1.49)$$


S obzirom na veliku apsolutnu vrednost napona $U_{iz}(\infty)$ pražnjenje je gotovo linearno pa se vreme opadanja može približno odrediti iz izraza

$$T_{H-L} \approx \frac{\Delta U_{iz} C}{I_{c2}} = \frac{0,8[V(1) - V(0)]C}{I_{c2}} = 20,22ns \quad (1.50)$$

1.3 Na slici 1.11 prikazana je šema astabilnog multivibratora u kome su upotrebljena TTL NI kola sa slike 1.12. Sračunati i nacrtati talasne oblike napona u tačkama A , B i C . Parametri kola su: $V_{cc} = 5V$, $V_{\gamma} = 0,5V$, $V_{be} = V_d = 0,6V$, $V_{bes} = 0,7V$, $V_{ces} = 0,2V$, $R_1 = 4K$, $R_2 = 1,4K$, $R_3 = 1K$, $R_4 = 100\Omega$, $R_5 = 300\Omega$, $R_c = 80\Omega$ i $C = 20nF$.



Slika 1.11:




Slika 1.12:

Rešenje:

Pretpostavimo da se na početku analize kolo nalazi u kvazistabilnom stanju u kome je logička nula prisutna u tački B , a napon logičke jedinice u tački C .

Kolo punjenja kondenzatora je prikazano na slici 1.13. Kondenzator se puni preko izlaza logičkog NI kola (tačka C), otpornika R_5 i R_4 i izlaza logičkog kola iz tačke B , tako da napon na ulazu NI kola u tački A raste. Do promene u kolu dolazi kada pri rastu napon tačke A dostigne vrednost




Slika 1.13:

$$U_A(0^-) = V(0)_{max} = V_{\gamma3} + V_{be2} - V_{ces1} = 0,9V. \quad (1.51)$$

Ekvivalentna otpornost preko koje se kondenzator puni i ekvivalentni naponski generator imaju vrednosti

$$\begin{aligned}
 R_{ek1} &= R_1 \parallel \left(R_5 + \frac{R_2}{1 + \beta} \right) = 317,74\Omega \\
 V_{ek1} &= \frac{R_5 + \frac{R_2}{1 + \beta}}{R_1 + R_5 + \frac{R_2}{1 + \beta}} (V_{cc} - V_d) \\
 &+ \frac{R_1}{R_1 + R_5 + \frac{R_2}{1 + \beta}} (V_{cc} - V_{be} - V_d) = 3,85V
 \end{aligned} \tag{1.52}$$

Ekvivalentno kolo je dato na slici 1.14, odakle se može da odredi struja kroz kondenzator neposredno pre nego što nastupi promena u kolu



$$I = \frac{V_{ek1} - V(0)_{max}}{R_{ek1} + R_4} = 7,06mA \tag{1.53}$$

Slika 1.14:

a pomoću nje i napon tačke X,

$$U_X(0^-) = U_A - R_4 I = 0,19V \tag{1.54}$$

tako da je početni napon na kondenzatoru


$$U_k(0^-) = U_B - U_X \approx 0V \tag{1.55}$$

a napon na izlazu NI kola

$$U_C = U_A + R_5 \frac{V_{cc} - V_d - V_{be} - U_A}{R_5 + \frac{R_2}{1 + \beta}} = 3,42V. \tag{1.56}$$

Na početku drugog kvazistabilnog stanja napon tačke C ima vrednost

$$U_C(0^+) = V(0) = 0,2V, \tag{1.57}$$



konačna ekvivalentna otpornost preko koje se kondenzator puni ograničava struju i time sprečava nagle promene napona na kondenzatoru

Slika 1.15:

$$U_k(0^+) = U_k(0^-) = 0V \tag{1.58}$$

a sa slike 1.15 posle određivanja vrednosti struje u kolu

$$I_1(t) = I_1(0)e^{-t/\tau_1} = \frac{V_{cc} - V_{be} - V_d - V_k - V_{ces}}{R_4 + R_5 + \frac{R_2}{1 + \beta}} e^{-t/\tau_1} = 8,09mA \cdot e^{-t/\tau_1} \tag{1.59}$$

lako se određuju naponi u svim tačkama kola

$$\begin{aligned} U_B(0^+) &= V_{cc} - V_{be} - V_d - \frac{R_2}{1 + \beta} I_1(0) = 3,43V \\ U_D(0^+) &= U_B - U_k = 3,43V \\ U_A(0^+) &= U_C + R_5 I_1(0) = 2,63V > V(1)_{min}. \end{aligned} \quad (1.60)$$

U ovom kvazistabilnom stanju napon tačke A opada

$$U_A(t) = V_{ces} + R_5 I_1(0) e^{-t/\tau_1} \quad (1.61)$$

sve dok ne dostigne minimalnu vrednost

$$U_A(T_1^-) = V(1)_{min} = 2V_{bes} + V_{bc} - V_\gamma = 1,5V, \quad (1.62)$$

što za trajanje kvazistabilnog stanja daje

$$T_1 = C \left(R_4 + R_5 + \frac{R_2}{1 + \beta} \right) \ln \frac{R_5 I_1(0)}{V(1)_{min} - V_{ces}} = 5,57 \mu s \quad (1.63)$$


Na kraju ovog kvazistabilnog stanja struja kroz kondenzator ima vrednost

$$I_1(t = T_1) = I_1(0) e^{-T_1/\tau_1} = 4,33 mA \quad (1.64)$$

na osnovu koje izračunavamo

$$\begin{aligned} U_X(T_1^-) &= U_A + R_4 I_1(T_1^-) = 1,93V \\ U_B(T_1^-) &= V_{cc} - V_d - V_{be} - \frac{R_2}{1 + \beta} I_1(T_1^-) \\ &= 3,6V, \end{aligned} \quad (1.65)$$

što za napon na kondenzatoru daje



Slika 1.16:

$$U_k(T_1^-) = U_B - U_X = 1,67V. \quad (1.66)$$

Kolo se sada vraća u kvazistabilno stanje sa niskim naponom u tački B ,

$$U_B(T_1^+) = V(0) = 0,2V. \quad (1.67)$$

Kolo pražnjenja kondenzatora je dato na slici 1.13. Kako je

$$U_k(T_1^+) = U_k(T_1^-) = 1,67V, \quad (1.68)$$

napon u tački X iznosi

$$U_X(T_1^+) = U_B - U_k = -1,47V. \quad (1.69)$$

Početna vrednost struje kroz kondenzator ima vrednost

$$I(T_1^+) = \frac{V_{ek1} - U_X(T_1^+)}{R_4 + R_{ek1}} = 12,74mA, \quad (1.70)$$

tako da je

$$\begin{aligned} U_A(T_1^+) &= V_{ek1} - R_{ek1}I(T_1^+) = -0,2V \\ U_C(T_1^+) &= U_A + R_5 \frac{V_{cc} - V_{be} - V_d - U_A}{R_5 + \frac{R_2}{1+\beta}} = 3,28V \end{aligned} \quad (1.71)$$

Kako smo već odredili na početku analize kola, struja opada dok ne dostigne vrednost

$$I(T_2^-) = 7,06mA, \quad (1.72)$$

kada napon tačke A dostiže vrednost $V(0)_{max}$. Kako je


$$I(t) = 12,74e^{-t/\tau_1} \quad [mA] \quad , \tau_1 = C(R_4 + R_{ek1}) = 8,36\mu s \quad (1.73)$$

za trajanje drugog kvazistabilnog stanja se dobija


$$T_2 = \tau_1 \ln \frac{12,74}{7,06} = 4,93\mu s \quad (1.74)$$

Talasni oblici napona u tačkama A , B i C prikazani su na slici 1.16.

1.4 Monostabilni multivibrator sa slike 1.17 realizovan je TTL NILI kolima sa slike 1.18. Odrediti trajanje kvazistabilnog stanja i nacrtati talasne oblike napona u tačkama A , B i C naznačivši sve njihove karakteristične vrednosti. $V_{cc} = 5V$, $V_{ces} = 0,1V$, $V_d = V_{be} = 0,6V$, $V_{bes} = 0,7V$, $V_\gamma = 0,5V$, $R_1 = 1K$, $R_2 = 1,5K$ i $C = 10nF$.



Slika 1.17:



Slika 1.18:


Rešenje:

U stabilnom stanju struja kroz kondenzator ne teče, tako da je napon tačke B određen otpornim razdelnikom

$$U_B(0^-) = \frac{R_2}{R_1 + R_2} V_{cc} = 3V. \quad (1.75)$$

Tranzistor T_1 na ulazu NILI kola radi u inverznom aktivnom režimu sa malom ulaznom strujom, koja je zanemarena pri određivanju napona tačke B . Izlazni tranzistor T_3 NILI kola je u zasićenju i u tački C drži logičku nulu

$$U_C(0^-) = V(0) = V_{ces} = 0,1V. \quad (1.76)$$



Slika 1.19:

I na drugom ulazu NILI kola u stabilnom stanju je prisutan nizak napon

$$U_{ul}(0^-) = 0V, \quad (1.77)$$

tako da vode oba ulazna tranzistora T_1 , zbog čega je tranzistor T_3 zakočen a u tački A napon je visok

$$U_A(0^-) = V(1) = V_{cc} - 2V_\gamma = 4V, \quad (1.78)$$

pa je početni napon na kondenzatoru

$$U_k(0^-) = U_A - U_B = 1V. \quad (1.79)$$

Pozitivni okidni impuls na ulazu kola,

$$U_{ul}(0^+) = 5V, \quad (1.80)$$

postavlja logičku nulu na izlaz NILI kola,

$$U_A(0^+) = V(0) = 0,1V. \quad (1.81)$$

Ovaj pad napona se kroz kondenzator prenosi do tačke B gde sada napon ima vrednost

$$U_B(0^+) = U_A - V_k = -0,9V. \quad (1.82)$$

Kolo pražnjenja kondenzatora prikazano je na slici 1.19. Zbog niskog napona u tački B , vode oba ulazna tranzistora T_1 . Njihovi bazni otpornici od $4K$ su praktično vezani paralelno.

Ekvivalentna grana sa otpornikom $2K$ je data na slici 1.19, gde dioda sa slike predstavlja spoj baza-emitor tranzistora T_1 . Korišćenjem Tevenenove teoreme za kolo sa slike 1.19 dobija se ekvivalentno kola sa parametrima

$$V_{ek} = \frac{R_1 \parallel R_2}{R_1 \parallel R_2 + 2K} (V_{cc} - V_{be}) + \frac{2K \parallel R_2}{2K \parallel R_2 + R_1} V_{cc} = 3,32V \quad (1.83)$$

$$R_{ek} = 2K \parallel R_1 \parallel R_2 = 0,46K$$

Napon tačke B raste


$$U_B(t) = V_{ek} - [V_{ek} - U_B(0^+)]e^{-t/\tau} \quad (1.84)$$

ka asimptotskoj vrednosti V_{ek} , sve dok ne dostigne vrednost


$$V(0)_{max} = V_{\gamma 3} + V_{be2} - V_{ces1} = 1V, \quad (1.85)$$

kada se završava kvazistabilno stanje. Iz izraza 1.84 se određuje trajanje kvazistabilnog stanja

$$T_1 = \tau \ln \frac{V_{ek} - U_B(0^+)}{V_{ek} - V(0)_{max}} = 2,75\mu s \quad (1.86)$$



Slika 1.20:



Slika 1.21:

Na kraju kvazistabilnog stanja napon na kondenzatoru ima vrednost

$$U_k(T_1^-) = U_k(T_1^+) = U_A - U_B = -0,9V. \quad (1.87)$$

Na ovaj način je generisan pozitivni impuls ($U_C = V(1) = 4V$) u tački C , u trajanju od $2,75 \mu s$.

U trenutku $t = T_1^+$ kolo se vraća u stabilno stanje. U tački A napon je sada visok jer provodi tranzistor T_4 na izlazu NILI kola preko koga će se kondenzator napuniti na početnu vrednost. Ekvivalentno kolo punjenja kondenzatora je dato na slici 1.20, gde je

$$\begin{aligned} V_{ek2} &= U_B(0^-) = 3V \\ R_{ek2} &= R_1 \parallel R_2 = 600\Omega \end{aligned} \quad (1.88)$$

Početna struja punjenja ima vrednost

$$I = \frac{V_{cc} - V_d - V_{be} - U_k(T_1) - V_{ek2}}{R_{ek2} + \frac{1,6K}{1+\beta}} = 3,64mA \quad (1.89)$$

tako da se za početnu vrednost napona tačke A dobija

$$U_A(T_1^+) = V_{cc} - V_{be} - V_d - \frac{1,6K}{1+\beta}I = 3,68V, \quad (1.90)$$

odnosno

$$U_B(T_1^+) = U_A - U_k = 4,58V. \quad (1.91)$$

Po završetku punjenja kondenzatora, za šta je neophodno vreme (vremena oporavka)

$$T_o = 5\tau_2 = 5C[R_{ek2} + \frac{1,6K}{1+\beta}], \quad (1.92)$$

naponi u svim tačkama kola dostižu vrednosti karakteristične za stabilno stanje (stanje pre okidanja kola).

1.5 Za logičko kolo prikazano na slici 1.22 odrediti


- a) vrednosti margina šuma ulaza i
- b) nominalnu i minimalnu vrednost faktora grananja izlaza.
- c) Odrediti nominalne vrednosti vremena uspostavljanja logičkih nivoa na izlazu ako je on kapacitivno opterećen sa 300pF.

Pri tome zanemariti vremenske parametre samih tranzistora. Smatrati da vrednosti svih otpornika u kolu mogu da odstupaju od nominalnih vrednosti za $\pm 10\%$. Poznato je: $V_{cc} = 5V$, $V_{d5} = 0,4V$, $V_\gamma = 0,6V$, $V_{be} = 0,7V$, $V_{bes} = 0,8V$, $V_{ces} = 0,2V$, $R_1 = 2,7K$, $R_2 = 900\Omega$, $R_3 = 500\Omega$, $R_4 = 300\Omega$, $R_5 = 3,5K$ i $\beta = 30$.

Rešenje:

a) Na slici je dato NI kolo sa dva ulaza 74AS serije. U odnosu na 74S seriju, višeemitorski ulazni tranzistor je zamenjen Šotki diodama, kao i kod 74LS serije. Dioda D_5 je dodata radi ubrzanja prelaza sa logičke jedinice na logičku nulu na izlazu. Kondenzator sa izlaza kola se na taj način prazni i kroz diodu D_5 , koja povećava kolektorsku struju tranzistora T_1 , a time i baznu struju T_3 , tako da je pražnjenje ubrzano i zbog rasta kolektorske struje tranzistora T_3 . Manje vrednosti za otpornike u odnosu na standardno TTL kolo kao rezultat daju brži rad kola ali i povećanu potrošnju. Naravno brzina je povećana i zbog toga što Šotki tranzistori ne odlaze u zasićenje.

Dioda u izlaznom stepenu standardnog TTL kola zamenjena je tranzistorom T_4 , čime je dodatno smanjena izlazna otpornost kola kada je na izlazu logička jedinica (tako je smanjeno i vreme punjenja parazitnih kapacitivnosti odnosno vreme uspostavljanja logičke jedinice na izlazu kola). Minimalna vrednost napona kolektor-emitor tranzistora T_4 je



Slika 1.22:

$$U_{ce4min} = V_{be} - V_{d\bar{s}} = 0,3V, \quad (1.93)$$

tako da je

$$U_{ce5min} = V_{be5} + U_{ce4min} = 1V > V_{ces}, \quad (1.94)$$

odnosno T_5 ne mora biti Šotki tipa jer nema uslova za rad u zasićenju. Tranzistor T_2 u bazi izlaznog tranzistora T_3 ukida prelomnu tačku A na prenosnoj karakteristici TTL kola sa slike 1.4, jer on sprečava da tranzistor T_1 provede pre tranzistora T_3 , jer emitorska struja T_1 nema gde da teče usled neprovdnog tranzistora T_2 . Tranzistori T_1 i T_3 se zato uključuju istovremeno pri ulaznom naponu

$$U_{ul} = V(0)_{max} = V_{\gamma3} + V_{\gamma1} - V_{d\bar{s}} = 0,8V \quad (1.95)$$

Kako logička nula ima vrednost

$$V(0) = V_{be3} - V_{d\bar{s}} = 0,3V \quad (1.96)$$

za marginu šuma logičke nule se dobija

$$NM(0) = V(0)_{max} - V(0) = 0,5V \quad (1.97)$$

Otpornik R_4 je neophodan da bi napon na bazi tranzistora T_3 bio dovoljan da on provede. Zajedno sa otpornikom R_4 , otpornik R_3 obezbeđuje da bazna struja tranzistora T_3 bude znatno veća od bazne struje tranzistora T_2 . Tranzistor T_2 ima još jednu ulogu. Naime, kada se izlazni tranzistor T_3 koči, višak manjinskih nosioca iz baze se eliminiše odvođenjem preko tranzistora T_2 .

Logička jedinica ima vrednost

$$V(1) = V_{cc} - R_2 \frac{V_{cc} - V_{be4}}{R_2 + (1 + \beta)R_5} - V_{be4} - V_{\gamma5} = 3,6V \quad (1.98)$$

Do promene izlaza zbog opadanja ulaznog napona dolazi za

$$U_{ul} = V(1)_{min} = 2V_{be} - V_{dš} = 1V \quad (1.99)$$

tako da margina šuma za logičku jedinicu ima vrednost

$$NM(1) = V(1) - V(1)_{min} = 2,6V. \quad (1.100)$$

Prenosna karakteristika kola je data na slici 1.23.

b) Bazna struja tranzistora T_1 ima vrednost

$$I_{b1} = \frac{V_{cc} - 2V_{be}}{R_1} = 1,33mA \quad (1.101)$$

što za napon na kolektoru ovog tranzistora daje

$$U_{c1} = V_{cc} - R_2\beta I_{b1} = -30,91V \quad (1.102)$$

što nije realno moguće, tako da zaključujemo da je Šotki dioda ovog tranzistora uključena a napon na kolektoru ograničen na vrednost

$$U_{c1} = 2V_{be} - V_{dš} = 1V, \quad (1.103)$$

pa struja kolektora ima vrednost

$$I_{c1} = \frac{V_{cc} - V_{c1}}{R_2} = 4,44mA \quad (1.104)$$

Veći deo emitorske struje tranzistora T_1 odlazi u bazu izlaznog tranzistora, tako da je

$$I_{b3} \approx I_{b1} + I_{c1} = 5,77mA. \quad (1.105)$$


Struja koja u kolektor tranzistora T_3 stiže iz jednog kola u narednom stepenu ima vrednost

$$I_{ul} = \frac{V_{cc} - V_{dš} - V(0)}{R_1} = 1,59mA \quad (1.106)$$

Da bi nivo logičke nule na izlazu bio stabilan potrebno je da vodi Šotki dioda izlaznog tranzistora T_3 odnosno da je ispunjen uslov

$$I_{b3min} \geq \frac{I_{c3max}}{\beta_{min}}, \quad I_{c3} = NI_{ul} \quad (1.107)$$

odakle se za nominalnu vrednost maksimalanog broja izlaznih priključaka dobija



Slika 1.23:

$$N \leq 108. \quad (1.108)$$

Ako se uzme u obzir tolerancija sa kojom su izrađeni otpornici, minimalna bazna struja prvog tranzistora postaje


$$I_{b1min} = 5,65mA, \quad (1.109)$$

maksimalna ulazna struja narednog stepena je

$$I_{ulmax} = 1,77mA, \quad (1.110)$$

pa se iz izraza 1.107 sada dobija

$$N \leq 95. \quad (1.111)$$



Slika 1.24:

c) Ekvivalentna otpornost preko koje se puni kondenzator pri uspostavljanju logičke jedinice na izlazu kola može se odrediti sa slike 1.24. S obzirom da je

$$I_0 = I_{b5} + \beta I_{b5} = (1 + \beta) \left[U_0 \left[\frac{1 + \beta}{R_2} + \frac{1}{R_5} \right] \right] \quad (1.112)$$

za ekvivalentnu izlaznu otpornost se dobija

$$R_{ek} = \frac{U_0}{I_0} = \frac{R_2 R_5}{(1 + \beta)[R_2 + (1 + \beta)R_5]} = 0,93\Omega \quad (1.113)$$

a vreme uspostavljanja prednje ivice izlaznog impulsa iznosi

$$\begin{aligned} T_{L-H} &= T_{0,9} - T_{0,1} = \tau_r \ln \frac{V(1) - U_{iz}(t_{10\%})}{V(1) - U_{iz}(t_{90\%})} \\ &= \tau_r \ln \frac{V(1) - V(0) - 0,1[V(1) - V(0)]}{V(1) - V(0) - 0,9[V(1) - V(0)]} = \tau_r \ln 9 \approx 2,2CR_{ek} = 0,61ns \end{aligned} \quad (1.114)$$

Pri uspostavljanju logičke nule na izlazu kola visok napon na kondenzatoru održava u aktivnom režimu tranzistore T_1 i T_3 , čije kolektorske struje imaju vrednosti

$$\begin{aligned} I_{c1} &= \beta I_{b1} = 40mA \\ I_{c3} &= \beta I_{b3} = \beta(1 + \beta)I_{b1} = 1236,9mA. \end{aligned} \quad (1.115)$$

Kondenzator se prazni ka asimptotskoj vrednosti

$$V_{ek} = V_{cc} - R_2(I_{c1} + I_{c3}) = -1144,21V \quad (1.116)$$

sve dok vodi Šotki dioda D_5 . Ova dioda će se ugaziti kada, zbog opadanja izlaznog napona, provede Šotki dioda tranzistora T_1 , posle čega je napon na kolektoru T_1 (katodi D_5) konstantan i iznosi

$$U_{c1} = 2V_{be} - V_{d5} = 1V \quad (1.117)$$

a nastavlja se smanjivanje napona na njenoj anodi ispod vrednosti

$$U_{c1} + V_{d5} = 1,4V. \quad (1.118)$$

Ukupno vreme vođenja diode D_5 iznosi

$$T'_{H-L} = CR_2 \ln \frac{V_{ek} - U(90\%)}{V_{ek} - 1,4} = CR_2 \ln \frac{V_{ek} - 3,27}{V_{ek} - 1,4} = 0,44ns \quad (1.119)$$

Za $t > T'_{H-L}$ dioda D_5 ne vodi a kondenzator nastavlja pražnjenje kroz kolektor tranzistora T_3 , čija kolektorska struja sada ima vrednost

$$I_{c3} = \beta(I_{b1} + I_{c1}) = 173,1mA. \quad (1.120)$$

Neophodno vreme da se napon spusti na vrednost $0,63V$ ($U(10\%)$), iznosi

$$T''_{H-L} = \frac{[1,4 - U(10\%)]C}{I_{c3}} = 1,33ns \quad (1.121)$$

tako da se za vreme uspostavljanja logičke nule dobija


$$T_{H-L} = T'_{H-L} + T''_{H-L} = 1,77ns. \quad (1.122)$$

1.6 Za kolo sa slike 1.25 izračunati i nacrtati karakteristiku prenosa za promenu ulaznog napona od $-10V$ do $+10V$ i obrnuto, ako je

a) priključak T vezan na napon napajanja V_{cc}

b) priključak T otvoren

$V_{be} = V_d = 0,7V$, $V_\gamma = 0,6V$, $V_{bes} = 0,8V$, $V_{ces} = 0,2V$, $V_{d5} = 0,2V$ i $\beta = 50$.



Slika 1.25:

Rešenje:

a) Ako je napon na ulazu A dovoljno nizak, tranzistor T_1 ne vodi jer je $V_{be1} < V_\gamma$ a tranzistor T_2 je provodan. Kako je

$$R_{b2} \ll \beta R_{c2} \quad \text{tj.} \quad R_4 \ll \beta R_6, \quad (1.123)$$

uključena je Šotki dioda tranzistora T_2 , tako da je napon na njegovom kolektoru

$$U_{c2} = U_{b3} = V_{be2} - V_{d\check{s}} = 0,5V < 2V_\gamma, \quad (1.124)$$

zbog čega su tranzistori T_3, T_5 i T_6 zakočeni. Izlazni napon je visok i iznosi

$$U_Y = V(1) = V_{cc} - V_{\gamma be4} - V_{\gamma d2} = 3,8V. \quad (1.125)$$

Ako je na ulazu A prisutan dovoljno visok napon, vodi tranzistor T_1 i njegova Šotki dioda,

$$U_{b2} = V_{be1} - V_{d\check{s}} = 0,5V < V_\gamma, \quad (1.126)$$

zbog čega je tranzistor T_2 zakočen. Napon na kolektoru T_2 je visok, tako da vodi tranzistor T_7 i radi u zasićenju jer je

$$R_{b7} \ll \beta R_{c7} \quad \text{tj.} \quad R_5 + R_6 \ll \beta R_1. \quad (1.127)$$

Kako je $R_5 \gg R_6$ pad napona na otporniku R_6 je mali, pa vode dioda D_1 i tranzistori T_3, T_5 i T_6 . Izlazni napon je nizak i iznosi

$$U_Y = V(0) = V_{be5} - V_{d\check{s}} = 0,5V. \quad (1.128)$$

Tranzistor T_7 se nalazi u kolu povratne sprege, koja ne obrće fazu, zbog čega do promene izlaznog napona dolazi regenerativnim procesom a prenosna karakteristika ima histerezis. Uslov za ovo je obezbeđen ako je kružno pojačanje veće od jedan, kada su tranzistori T_1 i T_2 u aktivnom režimu a emitorski spoj tranzistora T_7 provodan.

Neka napon na ulazu A , krenuvši od $-10V$, raste. Za $U_A = V_{TH}$ tranzistor T_1 ulazi u pojačavački režim. Kako napon na ulazu A raste, sve veći deo struje kroz otpornik R_4 odlazi u kolektor tranzistora T_1 a bazna struja T_2 opada. Kada struja kroz Šotki diodu tranzistora T_2 postane nula (kad se dioda ugasi), tranzistor T_2 ulazi u pojačavački režim i tada počinje da raste napon na njegovom kolektoru. Regenerativni proces počinje kada provede emitorski spoj tranzistora T_7 , kada je

$$U_{ce2} = V_{be1} + V_{\gamma be7} + U_{R5} - V_{d1} = 0,6V \quad (1.129)$$

Kako je

$$I_{R4} = I_{c1} + I_{b2} \quad \text{a} \quad I_{R4} = (V_{cc} - V_{be2})/R_4 = 860\mu A \quad (1.130)$$

iz

$$I_{b1} = \frac{I_{c1}}{\beta} < \frac{I_{R4}}{\beta} = 17,2\mu A \quad \text{i} \quad I_{R3} = \frac{V_{be1}}{R_3} = 259\mu A \quad (1.131)$$

zaključujemo da je $I_{b1} \ll I_{R3}$, $V_{be7} = V_\gamma$, pa se emitorska struja T_7 može da zanemari, odakle se iz

$$V_{TH} \frac{R_3}{R_2 + R_3} = V_{be1} \quad (1.132)$$

za gornji prag okidanja dobija


$$V_{TH} = 1,79V. \quad (1.133)$$

Kada napon na ulazu A , krenuvši od $+10V$, opada, (tranzistor T_7 radi u zasićenju) u jednom trenutku dolazi do kočenja Šotki diode na ulazu tranzistora T_1 , kada on ulazi u pojačavački režim. Daljim opadanjem napona na ulazu A , raste napon na kolektoru T_1 , zbog čega se stižu uslovi da tranzistor T_2 iz zakočenja ulazi u aktivni režim, a kako je petlja povratne sprege uključena, zbog provodnog emitorskog spoja tranzistora T_7 , nastupa regenerativni proces. Kako je $I_{b1} \ll I_{R_3}$ iz izraza

$$\begin{aligned} \frac{V_{TL} - V_{be1}}{R_2} + \frac{V_{be5} + V_{be3} + V_{d1} - (V_{be1} + V_{bes7})}{R_5} + \frac{V_{cc} - (V_{be1} + V_{ces7})}{R_1} \\ = \frac{V_{be1}}{R_3} + I_{b1} \end{aligned} \quad (1.134)$$

se za $I_{b1} \rightarrow 0$ dobija

$$V_{TL} = -1,59V. \quad (1.135)$$



Slika 1.26:

b) Kada je priključak T otvoren, tada je $I_{c7} = 0$, pa u izrazu 1.134 ne postoji treći sabirak, a u drugom sabirku treba smeniti $V_{be7} = V_d$, odakle se za donji prag okidanja dobija


$$V_{TL} = 1.5V. \quad (1.136)$$

Izraz 1.132 i sada važi, tako da gornji prag i sada iznosi $V_{TH} = 1,79V$. Prenosne karakteristike su date na slici 1.26.

1.7 a) Za logičko kolo sa slike 1.27 odrediti margine šuma na ulazu kola za logičku nulu i jedinicu.

b) Izračunati i nacrtati vremenski oblik napona na izlazu kola $U_Y(t)$, kada se menja sa visokog na niski logički nivo.

Poznato je: $\beta = 30$, $V_d = 0,3V$, $V_{bes} = 0,8V$, $V_{ces} = 0,2V$, naponi direktno polarisanih $p-n$ spojeva su $0,7V$ a prag provođenja direktno polarisanih $p-n$ spojeva iznosi $V_\gamma = 0,6V$.



Slika 1.27:

Rešenje:

a) Margine šuma na ulazu kola za logičku nulu i jedinicu iznose

$$\begin{aligned} NM(0) &= V(0)_{max} - V(0) = V_{IL} - V_{OL} \\ NM(1) &= V(1) - V(1)_{min} = V_{OH} - V_{IH} \end{aligned} \quad (1.137)$$

Logičku nulu na izlazu definiše provodni tranzistor T_8 , kome zbog velike bazne struje vodi i Šotki dioda tako da je

$$V(0) = V_{be8} - V_d = 0,7V - 0,3V = 0,4V \quad (1.138)$$

Kada je na izlazu visok napon, uključeni su tranzistori T_9 i T_{10}

$$V(1) = V_{cc} - R_2 i_{b9} - V_{be9} - R_4 i_{R4} = V_{cc} - 0 - V_{\gamma be9} - 0 = 4,4V \quad (1.139)$$

Pri rastu niskog ulaznog napona izlaz se menja kada provede tranzistor T_8 . Tranzistor T_7 sprečava da tranzistor T_6 provede pre tranzistora T_8 , pa je

$$V(0)_{max} = V_{\gamma be8} + V_{\gamma be6} + V_{\gamma be5} - V_{eb4} = 3V_{\gamma} - |V_{be}| = 1,1V \quad (1.140)$$

Kada je na ulazu visok napon, ne vodi tranzistor T_7 a provodni su T_5 , T_6 i T_8 . Izlazni napon se menja kada usled smanjivanja ulaznog napona provede ulazni tranzistor T_3 (odnosno (T_4)).

$$V(1)_{min} = V_{be8} + V_{be6} + V_{be5} - V_{\gamma eb3,4} = 3V_{be} - V_{\gamma} = 2,1V - 0,6V = 1,5V \quad (1.141)$$

Margine šuma iznose

$$\begin{aligned} NM(0) &= 1,1V - 0,4V = 0,7V \\ NM(1) &= 4,4V - 1,5V = 2,9V \end{aligned} \quad (1.142)$$

b) Pri prelazu sa visokog na niski logički nivo, zbog prisustva kondenzatora na izlazu kola, napon ne može trenutno da se promeni. Bazna struja tranzistora T_5 iznosi


$$I_{b5} = \frac{V_{cc} - 3V_{be5,6,8}}{R_1} = 72,5\mu A \quad (1.143)$$

ako radi u aktivnom režimu. Kako je


$$U_{c5}(0) = U_Y(0) - R_4 I_{b5} \beta - V_{d2} < 0V, \quad (1.144)$$

što je nemoguće, zaključujemo da vodi Šotki dioda ovog tranzistora a napon na njegovom kolektoru je konstantan i iznosi

$$U_{c5} = 3V_{be} - V_d = 1,8V. \quad (1.145)$$



Slika 1.28:



Slika 1.29:

Ekvivalentno kolo je dato na slici 1.29, gde je

$$R_{ek} = \frac{U_0}{I_0} = \frac{R_4 \frac{R_2}{(1+\beta)^2}}{R_2 + \frac{R_4}{(1+\beta)^2}} = 4,16\Omega \quad (1.146)$$

$$V_{ek} = U_Y(\infty) = V_{cc} - R_2(I_{c5} + I_{c6} + I_{c8}) + V_d \quad (1.147)$$

Kako je

$$\begin{aligned} I_{c5} + I_{c6} + I_{c8} &= I_{c5} + I_{b6}(\beta + \beta(1 + \beta)) = I_{c5} + (I_{c5} + I_{b5})(\beta(2 + \beta)) \\ &= (\beta(2 + \beta))72,5\mu A + (1 + (\beta(2 + \beta))) \frac{U_Y(\infty) - 3V_{be} - V_d + V_{d1}}{R_4} \end{aligned} \quad (1.148)$$

iz izraza 1.147 se dobija


$$U_Y(\infty) = 1,81V. \quad (1.149)$$

Početni napon na kondenzatoru je


$$U_Y(0) = V_{OH} = 4,4V \quad (1.150)$$

i menja se po zakonu

$$U_Y(t) = U_Y(\infty) - [U_Y(\infty) - U_Y(0)]e^{-t/\tau_1} \quad \text{gde je } \tau_1 = CR_{ek} = 4,16ns \quad (1.151)$$



Slika 1.30:



Slika 1.31:

U trenutku $t = T_1$ se gasi dioda D_2 . Tada je

$$U_Y(T_1) = U_k(T_1) = 3V_{be} - V_d + V_{d2} = 2,1V. \quad (1.152)$$

Iz izraza 1.151 se dobija

$$T_1 = \tau_1 \ln \frac{U_Y(\infty) - U_Y(0)}{U_Y(\infty) - U_Y(T_1)} = 9,1ns \quad (1.153)$$

Za $T_1 < t < T_1 + T_2$, kolo se može predstaviti šemom sa slike 1.30. Kolektorska struja tranzistora T_5 više ne teče jer je dioda D_2 inverzno polarisana. Kolektorske struje tranzistora iznose

$$\begin{aligned} I_{c6} &= \beta I_{b6} = \beta I_{b5} = 2,175mA \\ I_{c8} &= \beta(\beta + 1)I_{b5} = 67,425mA, \end{aligned} \quad (1.154)$$

odakle se dobija

$$U_Y(\infty) = V_{cc} - R_2(I_{c6} + I_{c8}) + V_{d1} = -829,5V. \quad (1.155)$$

Vremenska konstanta punjenja kondenzatora sada iznosi $\tau_2 = R_2 C = 12 \mu s$. Napon na kondenzatoru opada ka $U_Y(\infty)$ dok ne dostigne vrednost

$$U_Y(T_1 + T_2) = 2V_{be6,8} - V_d + V_{d1} = 1,4V, \quad (1.156)$$

kada se gasi dioda D_1 , odakle se dobija

$$T_2 = R_2 C \ln \frac{U_Y(\infty) - U_Y(T_1)}{U_Y(\infty) - U_Y(T_1 + T_2)} = 10,1ns \quad (1.157)$$

Za $t > T_1 + T_2$, kondenzator se prazni kolektorskom strujom tranzistora T_8 , kako je prikazano na slici 1.31. Sada vodi Šotki dioda tranzistora T_6 pa je

$$I_{b8} = I_{b6} + I_{R_2} = 72,5\mu A + \frac{V_{cc} - 2V_{be8,6} + V_d}{R_2} = 397,5\mu A \quad (1.158)$$

Napon na kondenzatoru opada linearno


$$U_Y(t) = U_Y(T_1 + T_2) - \frac{\beta I_{b8}}{C} t \quad (1.159)$$

dok ne provede Šotki dioda tranzistora T_8 , kada je

$$\begin{aligned} U_Y(T_1 + T_2 + T_3) &= V_{be8} - V_d \\ &= 0,7V - 0,3V = 0,4V. \end{aligned} \quad (1.160)$$

Iz izraza 1.140 se dobija

$$\begin{aligned} T_3 &= \frac{[U_Y(T_1 + T_2) - U_Y(T_1 + T_2 + T_3)]C}{\beta I_{b8}} \\ &= 83,86ns \end{aligned} \quad (1.161)$$



Slika 1.32:

1.8 Za ECL kolo sa slike 1.33 odrediti


a) vrednost referentnog napona V_r i otpornika R_{c1} za koju su margine šuma za logičku nulu i jedinicu jednake a logički nivoi na izlazu V_{iz1} kompatibilni nivoima na izlazu V_{iz2} i nacrtati prenosne karakteristike $U_{iz1} = f(U_{ul})$ i $U_{iz2} = f(U_{ul})$.

Poznato je: $V_{ee} = -5,2V$, $V_\gamma = 0,6V$, $V_{be} = 0,7V$, $V_{ces} = 0,1V$, $\beta = 100$, $R_1 = 50K$, $R_2 = 2K$, $R_e = 780\Omega$ i $R_{c2} = 250\Omega$.


b) Za naponski komparator sa slike 1.34, koji je realizovan kolom sa slike 1.33, izračunati i nacrtati histerezisni ciklus $U_{iz} = f(U_{ul})$, ako je $V_{bb} = -3,4V$, $R_3 = 10K$, $R_4 = 15K$. Zanemarivati bazne struje tranzistora ($\beta \gg 1$).

c) Odrediti vreme uspostavljanja logičke jedinice na izlazu ako je izlaz kapacitivno opterećen sa $C = 100pF$ i ulazom narednog ECL kola.

Rešenje:



Slika 1.33:



Slika 1.34:

a) Sporo kočenje zasićenih tranzistora osnovni je razlog za dugo vreme kašnjenja standardnih TTL kola. Kod realizacije invertora sa jednim tranzistorom u spoju sa zajedničkim emitorom, koji ne ulazi u zasićenje, postoji problem stabilnosti napona logičke nule, jer zbog neizbežnih varijacija napona V_{be} , zbog promena temperature kao i šuma, menja se kolektorska struja a time i nivo logičke nule. Radi stabilizacije struje kolektora treba uvesti jaku negativnu povratnu spregu upotrebom velike otpornosti u kolu emitora, što zahteva velike varijacije ulaznog napona za prevođenje tranzistora iz zakočenja u aktivnu oblast i obrnuto. Problem stabilnog rada u aktivnom režimu uz malu varijaciju pobudnog napona se rešava upotrebom diferencijalnog pojačavača koga čine tranzistori T_1 i T_2 na slici 1.33. Ubacivanjem paralelno još jednog tranzistora T_1 , realizuje se logička ILI funkcija. U kolu diferencijalnog pojačavača se u stvari struja koja teče kroz emitorski otpornik R_e usmerava u jedan ili drugi tranzistor malim promenama ulaznog napona. Za $U_{ul} = V_r$ struje kroz T_1 i T_2 su jednake (jednake polovini struje kroz R_e). Rastom ulaznog napona veći deo struje kroz R_e odlazi u tranzistor T_1 a struja T_2 srazmerno opada. Iz modela tranzistora znamo da kolektorska struja eksponencijalno zavisi od napona V_{be} . Tako promena napona V_{be} od svega $60mV$ izaziva promenu struje 10 puta. Zato ulazni napon

$$U_{ul} = V_r + 120mV \quad (1.162)$$

daje odnos

$$I_{c1} = 100I_{c2} \quad (1.163)$$

a za

$$U_{ul} = V_r - 120mV \quad (1.164)$$

je

$$I_{c2} = 100I_{c1}. \quad (1.165)$$

Na izlazu U_{iz1} realizuje se NILI a na izlazu U_{iz2} ILI logička funkcija. Otpornici R_1 vezani na ulazne priključke predstavljaju opterećenje izlaznih tranzistora iz prethodnog stepena a istovremeno nekorišćene ulaze drže na logičkoj nuli. S obzirom na njihovu veliku otpornost da bi se ubrzao rad kola paralelno sa ovim otpornicima se ugrađuju manji otpornici od 2K vezani na bateriju V_{ee} (na slici R_2).

Kada T_2 ne vodi, na ILI izlazu U_{iz2} je prisutna logička jedinica

$$V(1)_{iz2} = 0 - R_{c2}I_{b4} - V_{be4} = -0,7V. \quad (1.166)$$

U slučaju da tranzistor T_2 vodi izlazni napon je na logičkoj nuli

$$V(0)_{iz2} = 0 - R_{c2}(I_{c2} + I_{b4}) - V_{be4} = -V_{be} - R_{c2} \frac{V_r - V_{be2} - V_{ee}}{R_e} \quad (1.167)$$

Pri rastu niskog ulaznog napona tranzistor T_1 počinje da vodi za

$$U_{ul} = V(0)_{max} = V_r - V_{be2} + V_{\gamma1}. \quad (1.168)$$

Pri opadanju visokog ulaznog napona tranzistor T_2 počinje da vodi za

$$U_{ul} = V(1)_{min} = V_r - V_{\gamma2} + V_{be1}. \quad (1.169)$$

Izjednačavanjem margina šuma za logičku nulu i jedinicu

$$\begin{aligned} V(0)_{max} - V(0) &= V(1) - V(1)_{min} \\ V_r - V_{be} + V_{\gamma} - [-V_{be} - \frac{R_{c2}}{R_e}(V_r - V_{be} - V_{ee})] &= -V_{be} - (V_r - V_{\gamma} + V_{be}) \end{aligned} \quad (1.170)$$

dobija se

$$V_r = -1,22V \quad (1.171)$$

a iz izraza 1.167 je

$$V(0)_{iz2} = -1,75V. \quad (1.172)$$

Na osnovu već opisanog principa rada diferencijalnog pojačavača mogu se koristiti alternativni izrazi

$$\begin{aligned} V(0)_{max} &= V_r - 120mV \quad \text{i} \\ V(1)_{min} &= V_r + 120mV \end{aligned} \quad (1.173)$$

na osnovu čega se dobija

$$V_r = -1,22V. \quad (1.174)$$

Kompatibilnost podrazumeva jednakost logičkih nivoa na izlazima kola tako da se iz izraza

$$V(0)_{iz1} = V(0)_{iz2} \Leftrightarrow -V_{be} - R_{c1} \frac{V(1) - V_{be1} - V_{ee}}{R_e} = -1,75V \quad (1.175)$$

dobija $R_{c1} = 215,5\Omega$.

b) Za ovo kolo naponi U_{iz1} i U_{iz2} su simetrični u odnosu na referentni napon V_r tako da se izlazi mogu direktno vezivati na ulaze narednih ECL kola. Na drugom (ILI) izlazu, koji nema direktnu vezu sa ulazom, moguće su samo dve vrednosti izlaznog napona kao što je dato na karakteristici prenosa sa slike 1.35. Karakteristika prvog izlaza je simetrična osim kada je NILI izlaz na logičkoj nuli.

Kada napon na ulazu postane veći od napona V_r i nastavi da raste, zbog rasta kolektorske struje prvog tranzistora (povećanog pada na R_{c1}) smanjuje se izlazni napon U_{iz1} .

Istovremeno opada i napon U_{ce1} , tako da tranzistor T_1 može otići u zasićenje kada ulazni napon dostigne vrednost

$$V_1 = 0 - \frac{R_{c1}}{R_{c1} + R_e}(0 - V_{ces1} - V_{ee}) - V_{ces} + V_{be} = -0,5V \quad (1.176)$$

kada izlazni napon ima vrednost

$$U_{iz1}(U_{ul} = V_1) = 0 - \frac{R_{c1}}{R_{c1} + R_e}(0 - V_{ces1} - V_{ee}) - V_{be3} = -1,8V \quad (1.177)$$


Posle ulaska tranzistora T_1 u zasićenje ($U_{ul} > V_1$), napon na izlazu U_{iz1} počinje da raste

$$U_{iz1} = U_{ul} - V_{bes1} + V_{ces1} - V_{be3} = U_{ul} - U_{bc1} - V_{be3} \approx U_{ul} - 2V_{be} \quad (1.178)$$


ali se u praksi T_1 ne može naći u ovom radnom režimu jer je $U_{ul} < -0,7V$, koliko iznosi logička jedinica.

Za komparator sa slike 1.34 je $U_{iz} = U_{iz2}$ a referentni napon ECL kola se formira na razdelniku napona

$$V_r = \frac{R_4}{R_3 + R_4}U_{iz1} + \frac{R_3}{R_3 + R_4}V_{bb} = \frac{3}{5}U_{iz1} + \frac{2}{5}V_{bb} \quad (1.179)$$



Slika 1.35:



Slika 1.36:

Kada tranzistor T_1 vodi, T_2 ne vodi a na izlazu je

$$U_{iz} = V(1) = -0,7V \quad (1.180)$$

a iz izraza 1.179 je

$$V_r = -1,78V. \quad (1.181)$$

Stanje će se promeniti kada ulazni napon dovoljno opadne da tranzistor T_1 prestane da vodi a provede T_2 , kada je

$$U_{ul} = V(1)_{min} = -1,68V. \quad (1.182)$$

Kada je T_1 zakočen a T_2 vodi na izlazu je nizak naponski nivo

$$U_{iz} = V(0) = -1,75V, \quad (1.183)$$

pa je referentni napon ECL kola

$$V_r = -2,41V \quad (1.184)$$

(iz izraza 1.179). Za promenu u kolu je neophodno da ulazni napon raste kako bi proveo ulazni tranzistor T_1 što se dešava za

$$U_{ul} = V(0)_{max} = -2,51V. \quad (1.185)$$

Prenosna karakteristika komparatora je data na slici 1.36.

c) Tranzistori T_3 i T_4 rade u sprezi sa zajedničkim kolektorom i imaju malu izlaznu otpornost tako da je vremenska konstanta punjenja kondenzatora na izlazu mala i iznosi

$$\tau_r = \left[\frac{R_{c2}}{1 + \beta} \parallel R_2 \parallel R_1 \right] C = 2,47\Omega \cdot 100pF = 0,25ns \quad (1.186)$$

tako da je

$$T_{L-H} = \tau_r \ln \frac{V(1) - (V(0) + 0,1[V(1) - V(0)])}{V(1) - (V(0) + 0,9[V(1) - V(0)])} = \tau_r \ln 9 \approx 2,2\tau_r = 0,54ns \quad (1.187)$$

Dakle, pri promeni logičkog stanja na izlazu, parazitni kapacitet (koji iznosi oko 5pF po jednom ulazu) se brzo puni kroz malu izlaznu otpornost emitor folovera. Sa pražnjenjem ovog kondenzatora situacija je sasvim drugačija. Kondenzator sprečava nagle promene izlaznog napona, tako da pri uspostavljanju logičke nule na izlazu, tranzistor T_4 ne vodi, jer je napon na njegovoj bazi nizak zbog vođenja T_2 , a napon na emitoru visok zbog kondenzatora. Do uključivanja tranzistora T_4 , kondenzator se prazni sporo kroz otpornik $R_1 = 50K$ i to je glavni razlog za uvođenje otpornika $R_2 = 2K$, praktično vezanog paralelno sa R_1 , tako da je vremenska konstanta pražnjenja $\tau_f = C[R_1 \parallel R_2] = 192,3ns$. Za vreme uspostavljanja zadnje ivice izlaznog signala se dobija

$$T_{H-L} = \tau_f \ln \frac{V_{ee} - U_{iz90\%}}{V_{ee} - U_{iz10\%}} = \tau_f \ln \frac{-5,2 - (-0,805)}{-5,2 - (-1,645)} = 40,8ns \quad (1.188)$$


a za $C = 5pF$ ovo vreme bi iznosilo 2ns.

1.9 Za ECL kolo sa slike 1.37 odrediti


a) logičku funkciju, logičke nivoe i otpornik R_{c1} tako da nivoi na izlazu \bar{Y} budu kompatibilni sa logičkim nivoima na izlazu Y .

b) Za monostabilni multivibrator sa slike 1.38 odrediti trajanje kvazistabilnog stanja i nacrtati talasne oblike napona u tačkama A, B i C.

Ulazni impuls ima trajanje $T_i = 1\mu s$. $V_{ee} = -5,2V$, $V_d = V_{be} = 0,7V$, $V_\gamma = 0,5V$, $R = 5K$, $C = 1nF$, $R_{c2} = 250\Omega$, $R_1 = 50K$, $R_e = 780\Omega$, $R_2 = 1K$ i $R_3 = 5K$. Zanemarivati baznu struju tranzistora ($\beta \gg 1$).



Slika 1.37:



Slika 1.38:

Rešenje:

a) Ako je na makar jednom od ulaza kola prisutan napon logičke jedinice, ($V_A = V(1)$ i/ili $V_B = V(1)$), tranzistor T_2 ne može da vodi tako da na izlazu Y nivo logičke jedinice ima vrednost

$$V(1)_Y = 0 - R_{c2}I_{b5} - V_{be5} = -0,7V. \quad (1.189)$$

Tranzistor T_3 sa otpornim razdelnikom R_2 , R_3 služi za generisanje referentnog napona na bazi tranzistora T_2 a diode obezbeđuju temperaturnu kompenzaciju ovog napona, koji iznosi

$$V_r = U_{b2} = \frac{R_2[V_{ee} + 2V_d]}{R_2 + R_3} - V_{be3} = -1,33V \quad (1.190)$$

Ako je na oba ulaza kola prisutna logička nula, tranzistori T_1 ne vode tako da se uključi tranzistor T_2 . U ECL kolu svi tranzistori vode u aktivnom režimu. Kolektorska struja drugog tranzistora

$$I_{c2} = \frac{\beta}{1 + \beta} I_{e2} \approx I_{e2} = \frac{V_r - V_{be2} - V_{ee}}{R_e} = 4,06mA \quad (1.191)$$

pravi pad napona na otporniku R_{c2} , pa je izlaz Y na logičkoj nuli koja iznosi

$$V(0)_Y = 0 - R_{c2}[I_{b5} + I_{c2}] - V_{be5} = -1,72V \quad (1.192)$$

Na izlazu \bar{Y} nivo logičke jedinice iznosi takođe

$$V(1)_{\bar{Y}} = -V_{be4} = -0,7V. \quad (1.193)$$

Kolektorska struja tranzistora T_1 ima vrednost

$$I_{c1} = \frac{\beta}{1 + \beta} I_{e1} \approx I_{e1} = \frac{V(1)_Y - V_{be} - V_{ee}}{R_1} = 4,87mA \quad (1.194)$$

Da bi logička nula na izlazu \bar{Y} imala istu vrednost kao logička nula na izlazu Y treba da je

$$V(0)_Y = -1,72V = V(0)_{\bar{Y}} = 0 - R_{c1}I_{c1} - V_{be4} \quad (1.195)$$

odakle se dobija

$$R_{c1} = 209,4\Omega. \quad (1.196)$$


b) Monostabilni multivibrator realizovani pomoću NILI kola se okidaju pozitivnim impulsima na ulazu kola. Kako je u stabilnom stanju

$$U_{ul}(0^-) = V(0) = -1,72V \quad (1.197)$$

a isti napon je prisutan i na drugom ulazu NILI kola 2, napon u tački A iznosi

$$U_A(0^-) = V(1) = -0,7V. \quad (1.198)$$

Ovo je ulazni napon za NILI kolo 1, tako da vodi tranzistor T_1 pa je na izlazu kola



Slika 1.39:

$$U_B = V(0) = -1,72V. \quad (1.199)$$


U stabilnom stanju kondenzator je pun i kroz njega struja ne teče. Zbog niskog napona u tački B ne vodi odgovarajući tranzistor T_1 u NILI kolu 1 (i kada bi vodio, kroz otpornik R bi tekla bazna struja koja se može da zanemari) tako da je napon tačke C identičan naponu tačke B , zbog nepostojanja struje kroz otpornik R . Početni napon na kondenzatoru je

$$U_k(0^-) = U_C - U_A = -1,02V. \quad (1.200)$$

Dok je na ulazu kola visok napon $U_{ul} = 0V$, vodi tranzistor T_1 NILI kola 2 sa kolektorskom strujom

$$I_{c1} = \frac{U_{ul} - V_{be} - V_{ee}}{R_e} = 5,77mA \quad (1.201)$$

Ova struja, nešto veća nego kada je na ulazu napon logičke jedinice, pravi povećani pad napona na otporniku R_{c1} tako da je napon na izlazu \bar{Y} , u tački A , nešto niži od logičke nule tj.



$$U_A(0^+) = 0 - R_{c1}I_{c1} - V_{be4} = -1,91V. \quad (1.202)$$

Slika 1.40:

Pad napona iz tačke A se prenosi kroz kondenzator do tačke C tako da je

$$U_C(0^+) = U_A + U_k = -2,93V. \quad (1.203)$$

Sada ne vode tranzistori T_1 na ulazu NILI kola 1 pa je

$$U_B(0^+) = V(1) = -0,7V. \quad (1.204)$$

Iz kola punjenja kondenzatora vidimo da napon tačke C raste

$$U_C(t) = V(1) - [V(1) - U_C(0^+)]e^{-t/\tau} = -0,7 - 2,23e^{-t/\tau}, \quad \tau = RC = 5\mu s \quad (1.205)$$


da bi na kraju kvazistabilnog stanja, u $t = T_1$, počeo da vodi tranzistor T_1 na ulazu NILI kola 1, tj.

$$U_C(T_1^-) = V_r - V_{be2} + V_{\gamma1} = -1,53V, \quad (1.206)$$

na osnovu čega se iz 1.205 dobija

$$T_1 = \tau \ln 2,23 / (-0,7 - (-1,53)) = 5\mu s \cdot \ln 2,23 / 0,83 = 4,94\mu s. \quad (1.207)$$

Međutim, treba uzeti u obzir promenu na ulazu koja se dešava u trenutku $T_i = 1\mu s < T_1$. Tada napon tačke C iznosi



Slika 1.41:

$$U_C(t = T_i) = -0,7 - 2,23e^{-1/5} = -2,53V. \quad (1.208)$$

Za $t > T_i$ je $U_{ul} = V(0)$ i odgovarajući tranzistor T_1 na ulazu NILI kola ne vodi ali visok napon tačke B obezbeđuje vođenje drugog tranzistora T_1 istog kola, tako da je sada

$$U_A = V_{\bar{Y}} = V(0) = -1,72V. \quad (1.209)$$

Promena napona u tački A , vrednosti

$$\Delta U_A = -1,72 - (-1,91) = 0,19V, \quad (1.210)$$

izaziva promenu u tački C , tako da je

$$U_C(T_i^+) = U_C(T_i^-) + \Delta U_A = -2,34V. \quad (1.211)$$

Za $t > T_i$ je

$$U_C(t) = -0,51 - [-0,51 - (-2,34)]e^{-t/\tau} \quad (1.212)$$

tako da se dobija

$$T_1 = \tau \ln \frac{-0,51 - (-2,34)}{-0,51 - (-1,53)} = 2,92\mu s \quad (1.213)$$

kada je napon na kondenzatoru

$$U_k(T_1) = U_C - U_A = 0,19V. \quad (1.214)$$

Po završetku kvazistabilnog stanja kolo se vraća u stabilno stanje, u kome je

$$\begin{aligned} U_B &= V(0) = -1,72V \\ U_A &= V(1) = -0,7V. \end{aligned} \quad (1.215)$$

Napon u tački C iznosi

$$U_C(T_1^+) = U_B + V_k = -0,51V \quad (1.216)$$

da bi posle $3\tau = 3RC$ dostigao

$$U_C = U_C(0^-) = -1,72V \quad (1.217)$$

i ovu vrednost zadržava do pojave novog okidnog impulsa. Posmatrajući talasni oblik napona u tački C , sa slike 1.41, možemo da primetimo da njegova minimalna vrednost u trenutku $t = 0^+$ zavisi od amplitude ulaznog napona. Talasni oblici napona svih tačka u kolu su prikazani na slici 1.39.

1.10 Izračunati i nacrtati prenosnu karakteristiku $U_{iz} = f(U_{ul})$ za CMOS invertor dat na slici 1.42 ako je $V_{dd} = 5V$, $V_{Tn} = |V_{Tp}| = V_T = 2V$ i $A = A_n = A_p = \mu_0 \frac{C_{ox}W}{2L}$.

Napon između drejna i sorsa tranzistora koji radi u omskoj oblasti je zanemarljiv ($V_{DS0} = 0V$).

Rešenje:

Prenosna karakteristika invertora data je na slici 1.43. Na delu karakteristike između tačaka A i B je ulazni napon manji od napona praga N-kanalnog tranzistora tako da je tranzistor T_1 zakočen a T_2 radi u omskoj oblasti sa malom izlaznom otpornošću tako da izlazni napon ima vrednost